



# ANKARA YILDIRIM BEYAZIT ÜNİVERSİTESİ

## MÜHENDİSLİK VE DOĞA BİLİMLERİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ(İNG)

| EE225 DIGITAL DESIGN LABORATORY       |             |                                    |                                    |                     |      |
|---------------------------------------|-------------|------------------------------------|------------------------------------|---------------------|------|
| Yarıyıl                               | Kodu        | Adı                                | T+U                                | Kredi               | AKTS |
| 3                                     | EE225       | DIGITAL DESIGN LABORATORY          | 2                                  | 0                   | 2    |
| Öğretim Türü                          | Dersin Dili | Dersin Düzeyi                      | Dersin Staj Durumu                 | Dersin Türü         |      |
| Örgün Öğretim                         | İngilizce   | Fakülte                            | Yok                                | Zorunlu             |      |
| Bölümü/Programı                       | Ön Koşul    | Dersin Koordinatörü                | Dersi Veren                        | Dersin Yardımcıları |      |
| ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ(İNG) |             | Dr. Öğr. Üyesi İrfan Alp Gürkaynak | Dr. Öğr. Üyesi İRFAN ALP GÜRKAYNAK | Yok                 |      |

### Dersin Amacı :

Bu dersin amacı, öğrencilerin EE215 kapsamında öğrendikleri sayısal tasarım ilkelerini, doğrulanmış ve belgelenmiş FPGA donanımına dönüştürmelerini sağlamaktır. Öğrenciler; Tang Nano 9K kartı ve GOWIN EDA kullanarak Verilog-2001 tasarımları geliştirmeyi, kendi kendini sınanan test düzenekleri (testbench) oluşturmayı, pin ve zamanlama kısıtlamaları uygulamayı, sentez ile yerleştirme ve yönlendirme (place-and-route) işlemlerini tamamlamayı, uygulama raporlarını yorumlamayı, FPGA ` ı programlamayı, güvenli harici bileşenlerle arayüz oluşturmayı ve fiziksel donanım üzerinde doğru çalışmayı göstermeyi öğrenirler.

### Öğretim Yöntem ve Teknikleri :

Tang Nano 9K kart mimarisi ve elektriksel güvenlik; GOWIN EDA proje oluşturma ve uygulama akışı; Verilog kaynak, testbench, CST ve SDC dosyaları; mantık kapıları ve dijital G/Ç ikili, onaltılık, işaretli ve kodlanmış gösterimler; Gray kodu ve eşlik (parity); CMOS/TTL aileleri ve veri sayfası kullanımı; Boole cebiri ve evrensel kapı uygulamaları; Karnaugh haritası sentezi ve kararsızlık durumları (hazards); kod çözücüler, öncelikli kodlayıcılar ve paylaşımlı veriyolları; çoklayıcılar, karşılaştırıcılar, toplayıcılar, çıkıcılar, bayraklar, veri yolları ve kaydırma birimleri (barrel shifters); mandallar (latches), flip-flop ` lar, senkronizörler, sıçırma önleme (debounce) ve tek darbe devreleri; Moore ve Mealy durum makineleri; sayıcılar, kaydırmalı yazmaçlar ve zamanlayıcılar; ve entegre bir çift yönlü trafik ışığı denetleyicisi.

### Dersin Kaynakları

**Kaynakları**  
M. Morris Mano, Michael D. Ciletti "Digital Design: With an Introduction to the Verilog HDL ", Prentice Hall International, 5th Edition, 2012.  
M. Morris Mano, Michael D. Ciletti "Digital Design: With an Introduction to the Verilog HDL ", Prentice Hall International, 5th Edition, 2012.  
John F. Wakerly, "Digital Design, Principles and Practices", Pearson International Edition, 4th Edition, 2007.

### Ders Yapısı

|                                    |      |                         |   |
|------------------------------------|------|-------------------------|---|
| <b>Matematik ve Temel Bilimler</b> | :    | <b>Eğitim Bilimleri</b> | : |
| <b>Mühendislik Bilimleri</b>       | : 50 | <b>Fen Bilimleri</b>    | : |
| <b>Mühendislik Tasarımı</b>        | : 50 | <b>Sağlık Bilimleri</b> | : |
| <b>Sosyal Bilimler</b>             | :    | <b>Alan Bilgisi</b>     | : |

### Ders Konuları

| Hafta | Konu                                                                                                                                                                                                                                                                                                                   | Ön Hazırlık | Dökümanlar |
|-------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|-------------|------------|
| 1     | LAB 0A - Tang Nano 9K kartını, voltaj bölgelerini, osilatörü, LED ` leri, butonları, BL702/JTAG yolunu ve genişletme pinlerini (header ` larını) tanımlamak. GOWIN EDA/Programmer yazılımını kurma, USB veri bağlantısını doğrulama, bir proje klasörü oluşturma ve doğru cihazı seçme.                                |             |            |
| 2     | LAB 0B - LED kayan ışık devresini oluşturma .v. .cst ve .sdc dosyalarını ekleme; üst modülü seçme; sentezleme yapma; yerleştirme ve yönlendirme (place and route) işlemlerini gerçekleştirme; yönlendirme ve zamanlamayı inceleme; .fs dosyasını oluşturma; SRAM ` ı programlama; sıfırlama ve LED dizisini test etme. |             |            |
| 3     | LAB 1 - Dahili/harici anahtarlar, LED ` ler ve ortak katotlu yedi parçalı (seven-segment) bir ekran kullanarak seçilebilir mantık fonksiyonlarını ve onaltılık (heksadesimal) gösterimi gerçekleştirme.                                                                                                                |             |            |
| 4     | LAB 2 - İşaretli sayı yorumu, negatifleme, taşma (overflow) bayrakları, ikiliden Gray koduna dönüşüm ve eşlik (parity) denetimi özelliklerine sahip, 4-bitlik bir kod ve gösterim düzeneği oluşturma.                                                                                                                  |             |            |
| 5     | LAB 3A - 3,3 V gerilimde seçilen 74HC00 ve 74HC02 kapılarının bağlantılarını yapma. Güvenli giriş kutuplama (biasing) ve dekuplaj yöntemlerini uygulama. FPGA tarafından üretilen test vektörlerini bağlayın ve gözlemlenen kapı çıkışlarını karşılaştırma.                                                            |             |            |
| 6     | LAB 3B - Aynı Boolean fonksiyonunu SOP, yalnızca NAND ve yalnızca NOR biçimlerinde gerçekleştirme. Her bir giriş kombinasyonu için FPGA ve ayrık entegre devre (discrete-IC) çıkışlarını karşılaştırma.                                                                                                                |             |            |
| 7     | LAB 4 - Yazılı bir spesifikasyondan öncelikli kodlayıcı, tekil kod çözücü ve güvenli paylaşımlı veri yolu fonksiyonu üretin ve uygulama. K-haritası tabanlı minimize edilmiş mantık hazırlama.                                                                                                                         |             |            |
| 8     | LAB 5A - Dört bitlik bir veri yolu (datapath) için doğrulanmış alt modüller geliştirme: mantık birimi, aritmetik birim, karşılaştırıcı, seçici ve bayraklar.                                                                                                                                                           |             |            |
| 9     | Vize Sınavı                                                                                                                                                                                                                                                                                                            |             |            |
| 10    | LAB 5B - Dört bitlik veri yolunu ve hiyerarşik bir silindirik kaydırıcıyı entegre edin; kapsamlı doğrulama yapın; davranışsal ve aşamalı MUX uygulamalarını karşılaştırın; seçilen sonuçları kart üzerinde gösterin.                                                                                                   |             |            |
| 11    | LAB 6A - İki flip-flopu bir senkronizör, bir sıçırma önleyici (debounce) sayaç ve bir tek darbe üretici oluşturma. Üretilen bu darbeyi, D, T ve JK tipi davranışların gösteriminde bir saat etkinleştirme (clock enable) sinyali olarak kullanma.                                                                      |             |            |
| 12    | LAB 6B - Koşullandırılmış manuel giriş yoluyla sürülen Moore ve Mealy tipi, örtüşen "1011" dizi dedektörlerini gerçekleştirme. Durum ve çıkış zamanlamalarını döngü döngü karşılaştırma.                                                                                                                               |             |            |
| 13    | LAB 7A - Nihai denetleyici için yeniden kullanılabilir tick/zamanlayıcı ve sayaç alt sistemini uygulama. Manuel adım, otomatik zamanlama ve seçilen yazmaç/sayaç dizilerini doğrulama.                                                                                                                                 |             |            |
| 14    | LAB 7B - Talep depolama, sarı/tam-kırmızı süreleri ve altı LED çıkışına sahip, iki yönlü trafik ışığı Moore denetleyicisini tasarlama ve entegre etme.                                                                                                                                                                 |             |            |
| 15    | LAB 7C + FINAL UYGULAMA SINAVI - Güvenlik iddialarını ve tam kabul testlerini gerçekleştirme; kısıtlamaları, kaynak ve zamanlama raporlarını inceleyin; entegre denetleyiciyi sergileyin; portfolyoyu teslim edin ve bireysel sözlü savunmayı tamamlama.                                                               |             |            |

### Dersin Öğrenme Çıktıları

| Sıra No | Açıklama                                                                                                                                                                                                                             |
|---------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| Ö01     | Tang Nano 9K kaynaklarını, voltaj bölgelerini, saat/sıfırlama kaynaklarını, programlama arayüzlerini ve güvenli harici donanım bağlantı kurallarını tanımlama.                                                                       |
| Ö02     | Bir GOWIN EDA projesi oluşturup yönetme; Verilog, CST ve SDC dosyalarını uygulama; sentezleme, yerleştirme, yönlendirme ve zamanlama analizi işlemlerini gerçekleştirme, bir yapılandırma dosyası oluşturma ve FPGA ` ı programlama. |
| Ö03     | Sözlü olarak ifade edilen bir dijital sistem gereksinimini; blok şemalar, doğruluk tabloları, durum tabloları, zamanlama diyagramları, Boolean ifadeleri ve modüler Verilog RTL biçimine dönüştürme.                                 |
| Ö04     | Kodlar, kod çözücüler, kodlayıcılar, veri yolları, çoklayıcılar, karşılaştırıcılar, aritmetik devreler, veri yolları ve kaydırıcılar dahil olmak üzere kombinasyonel devreleri tasararlama, gerçekleştirme ve doğrulama.             |
| Ö05     | Flip-floplar, koşullu asenkron girişler, sayıcılar, kaydırmalı yazmaçlar, zamanlayıcılar ve sonlu durum makineleri dahil olmak üzere ardışıl devreleri tasarlama, gerçekleştirme ve doğrulama.                                       |
| Ö06     | Kendi kendini kontrol eden test ortamları geliştirme, dalga biçimlerini, kaynak raporlarını ve zamanlama raporlarını yorumlama ve tasarım veya kısıtlama hatalarını bulmak için kanıta dayalı hata ayıklama yöntemini kullanma.      |
| Ö07     | Doğru voltaj, akım sınırlama, dekuplaj ve sinyal yönetimi uygulamalarını kullanarak; anahtarları, LED ` leri, yedi segmentli ekranları ve seçili 74HC bileşenlerini FPGA ` e bağlama.                                                |
| Ö08     | Kaynak dosyaları ve mühendislik kanıtlarını düzenleme, özlü laboratuvar raporları yazın, tasarım kararlarını aktarma ve uygulamalı bir gösterim sırasında bireysel katkılarınızı savunma.                                            |

**Programın Öğrenme Çıktıları**

| Sıra No | Açıklama                                                                                                                                                                                                                                                                |
|---------|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| P07     | Mühendislik meslek etiğine uygun davranma; etik sorumluluk bilinciyle hareket etme; eşitlik, tarafsızlık ve kapsayıcılık ilkelerine bağlı kalma.                                                                                                                        |
| P09     | Farklı hedef kitlelere yönelik olarak teknik bilgileri sözlü ve yazılı biçimde açık, anlaşılır ve etkili bir şekilde aktarabilme.                                                                                                                                       |
| P10     | Proje yönetimi, maliyet analizi ve uygulanabilirlik değerlendirmeleri hakkında bilgi sahibi olma; yenilikçilik ve girişimcilik konularında farkındalık geliştirme.                                                                                                      |
| P05     | Mühendislik problemlerine yönelik araştırma yapabilme; literatür tarama, deney tasarlama ve yürütme, veri toplama, analiz etme ve sonuçları bilimsel olarak yorumlayabilme                                                                                              |
| P04     | Mühendislik problemlerinin analizi ve çözümünde uygun yöntemleri, teknikleri ve modern mühendislik araçlarını seçme ve kullanma; modelleme ve simülasyon süreçlerini yürütme ve kullanılan araçların sınırlılıklarının farkında olma.                                   |
| P06     | Mühendislik uygulamalarının toplumsal, çevresel, ekonomik ve sürdürülebilirlik boyutlarını değerlendirebilme; sağlık ve güvenliği konularında farkındalık sahibi olma.                                                                                                  |
| P08     | Bireysel olarak ve disiplin içi/çok disiplinli takımlarda etkin görev alabilme; gerektiğinde liderlik üstlenebilme ve farklı çalışma ortamlarına uyum sağlayabilme.                                                                                                     |
| P11     | Bağımsız öğrenme becerisine sahip olma; bilim ve teknolojiadaki gelişmeleri takip edebilme ve kendini sürekli yenileyebilme.                                                                                                                                            |
| P01     | Matematik, fen bilimleri, temel mühendislik alanları, bilgisayar destekli hesaplama yöntemleri ve elektrik-elektronik mühendisliğine özgü konularda yeterli bilgiye sahip olma; bu bilgileri karmaşık mühendislik problemlerinin çözümünde etkin biçimde uygulayabilme. |
| P02     | Karmaşık mühendislik problemlerini; temel bilimler, matematik ve mühendislik bilgilerini kullanarak tanımlayabilme, modelleyebilme ve analiz edebilme; bu süreçte sürdürülebilirlik ilkelerini ve küresel gereksinimleri dikkate alma.                                  |
| P03     | Karmaşık mühendislik problemlerine yönelik yenilikçi ve uygulanabilir çözümler geliştirebilme; sistem, süreç, cihaz veya ürünleri gerçekçi kısıtlar (ekonomik, çevresel, etik, üretilebilirlik vb.) altında tasarlayabilme.                                             |

| Değerlendirme Ölçütleri |        |       | AKTS Hesaplama İçeriği  |        |        |                      |
|-------------------------|--------|-------|-------------------------|--------|--------|----------------------|
| Yarıyıl Çalışmaları     | Sayısı | Katkı | Etkinlik                | Sayısı | Süresi | Toplam İş Yüğü Saati |
| Ara Sınav               | 0      | %0    | Ders Süresi             | 14     | 2      | 28                   |
| Kısa Sınav              | 0      | %0    | Sınıf Dışı Ç. Süresi    | 0      | 0      | 0                    |
| Ödev                    | 0      | %0    | Ödevler                 | 0      | 0      | 0                    |
| Devam                   | 0      | %0    | Sunum/Seminer Hazırlama | 0      | 0      | 0                    |
| Uygulama                | 7      | %35   | Ara Sınavlar            | 0      | 0      | 0                    |
| Proje                   | 1      | %45   | Uygulama                | 0      | 0      | 0                    |
| Yarıyıl Sonu Sınavı     | 1      | %20   | Laboratuvar             | 7      | 3      | 21                   |
| Toplam                  |        | %100  | Proje                   | 1      | 20     | 20                   |
|                         |        |       | Yarıyıl Sonu Sınavı     | 1      | 5      | 5                    |
|                         |        |       | Toplam İş Yüğü          |        |        | 74                   |
|                         |        |       | AKTS Kredisi            |        |        | 2                    |

| Dersin Öğrenme Çıktılarının Programın Öğrenme Çıktılarına Katkıları |     |     |     |     |     |     |     |     |     |     |     |
|---------------------------------------------------------------------|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| Katkı Düzeyi: 1: Çok düşük 2: Düşük 3: Orta 4: Yüksek 5: Çok yüksek |     |     |     |     |     |     |     |     |     |     |     |
|                                                                     | P01 | P02 | P03 | P04 | P05 | P06 | P07 | P08 | P09 | P10 | P11 |
| Tüm                                                                 | 5   | 5   | 4   | 5   | 3   | 2   | 4   | 3   | 3   | 2   | 4   |
| Ö01                                                                 | 3   | 2   |     | 4   |     | 3   | 4   |     |     |     | 2   |
| Ö02                                                                 | 3   | 3   | 2   | 5   | 3   |     |     |     |     |     | 4   |
| Ö03                                                                 | 4   | 5   | 4   | 4   |     |     |     |     | 2   |     |     |
| Ö04                                                                 | 5   | 4   | 4   | 4   | 3   |     |     |     |     |     |     |
| Ö05                                                                 | 5   | 4   | 4   | 4   | 3   |     |     |     |     |     |     |
| Ö06                                                                 |     | 4   |     | 5   | 5   |     |     |     | 3   |     | 4   |
| Ö07                                                                 |     | 3   | 3   | 4   |     | 4   | 4   | 3   |     |     |     |
| Ö08                                                                 |     |     |     |     | 3   |     | 4   | 4   | 5   | 2   | 3   |